2007-03 << 2007-04 >> 2007-05

2007-04-19 (木)

*FPGA

カウンタを作って7セグLEDに数字を表示したりしてみる.

Verilogで色々書いていると,一時的にどこにも繋がらない配線とかが出てきて論理合成で警告されるのが煩いのだけど,どうしたらいいんだろう.ソースからコメントアウトしてしまえば問題ないのだけど,面倒くさい場合もある.